UNIVERSIDAD NACIONAL DE TUCUMÁN

Facultad de Ciencias Exactas y Tecnología



ELECTRÓNICA II

Actividad 5: Contadores

ALUMNO: Casarrubia Luka Nicolas

CARRERA: Ing. Electrónica

AÑO: 2026

Resumen

El presente trabajo práctico detalla el diseño y la simulación funcional de circuitos secuenciales sincrónicos, centrándose específicamente en la implementación de contadores digitales. Para llevar a cabo este estudio, se abordaron y compararon dos metodologías de diseño fundamentales en la electrónica digital: la Máquina de Estados Finitos (FSM) y la arquitectura de Ruta de Datos (Datapath). En primera instancia, se desarrolló un contador de 3 bits mediante el enfoque FSM, demostrando la eficacia de este método para el control lógico riguroso de transiciones. Posteriormente, se construyó un contador de 4 bits aplicando la arquitectura Datapath, incorporando una jerarquía estricta de señales de control (Reset, Load y Enable) y evidenciando su superioridad en términos de escalabilidad y manejo eficiente de operaciones aritméticas. Finalmente, mediante la elaboración de bancos de pruebas y el análisis de diagramas de tiempo, se verificó el correcto comportamiento de ambas estructuras frente a diversos estímulos, estableciendo una comparativa sólida sobre sus ventajas, limitaciones y aplicaciones óptimas en el diseño de hardware.

Latch D

Los latchs son útiles en aplicaciones de control, donde con frecuencia pensamos en términos de establecer un indicador o "bandera" en respuesta a alguna condición y restablecerla cuando cambian las condiciones. De este modo, controlamos las entradas de establecimiento y restablecimiento de manera algo independiente. Sin embargo, con frecuencia necesitamos latchs simplemente para almacenar bits de información: cada bit es presentado en una línea de señal, y nos gustaría almacenarlo en alguna parle. Un latch D puede emplearse en una aplicación de esta naturaleza.




Imagen 1 - Latch D: a) diseño de círculo empleando compuertas, NAND; b) tabla de función, c) simbolo lógico.

La imagen 1 muestra un latch D. Su diagrama lógico se reconoce como el de un latch S-R con habilitación, con un inversor agregado para generar entradas S y R a partir de la entrada simple (de datos) D. Esto elimina la situación problemática en los latchs S-R, donde S y R pueden afirmarse de manera simultánea. La entrada de control de un latch D, etiquetada C en c), se llama en ocasiones ENABLE, CLK o G y es de nivel activo bajo en algunos diseños de latch D.

Aunque el latch D elimina el problema S = R = I del latch S-R, no elimina el problema de la metaestabilidad. Como se ilustra en la imagen 2, existe una ventana (sombreada) de alrededor del borde 0 flanco descendente de C cuando la entrada D no debe cambiar. Esta ventana comienza en el tiempo antes del flanco descendente (de cierre) de C; se denomina el tiempo de establecimiento. La ventana termina en el tiempo posteriormente: se conoce como el tiempo de mención. Si D cambia en cualquier momento durante la ventana del tiempo de establecimiento y retención, la salida del latch será impredecible y puede llegar a convertirse en metaestable, como se muestra para el último flanco de cierre de la figura.




Imagen 2 - Parámetros de temporización para un latch D.

Flip-flop D disparado por flanco

Un flip-flop D disparado por flanco positivo combina un par de latchs D, como se ilustra en la imagen 3, para crear un circuito que muestrea su entrada D y cambia sus salidas O y ON sólo para el flanco ascendente de una señal CLK de control. El primer latch se conoce como el maestro; se abre y sigue la entrada cuando CLK es O. Cuando CLK sube a 1, el latch maestro se cierra y su salida se transfiere al segundo latch conocido corno el esclavo. El latch esclavo se encuentra abierto todo el tiempo que CLK es 1, pero solamente cambia al principio de este intervalo. porque el maestro está cerrado y sin modificaciones durante el resto del intervalo.




Imagen 3 - Flip-flop D disparado por flanco positivo: a) diseño de circuito que utiliza latchs D; b) tabla de función; c) simbolo lógico.

El triángulo en la entrada CLK de los flip-flops D indica un comportamiento de disparo por flanco y se denomina indicador de entrada dinámica. La señal QM es la salida del latch maestro. Nótese que QM cambia solamente cuando CLK es 0. Cuando CLK se va a 1. el valor actual de QM se transfiere a Q, y se evita que QM cambie hasta que CLK regresa de nuevo al valor de 0. La imagen 4 muestra un comportamiento de temporización más detallado para el flip-flop D. Todos los retardos de propagación se miden desde el flanco ascendente de CLK, puesto que ése es el único evento que ocasiona un cambio de salida. Los diferentes retardos pueden especificarse para cambios de salida BAJO a ALTO y ALTO a BAJO.

Como un latch D, el flip-flop D disparado por flanco tiene una ventana de tiempos de establecimiento y de retención durante los cuales las entradas D no deben cambiar. Esta ventana se presenta en torno del flanco de disparo de CLK, y se indica mediante un sombreado de color gris en la imagen 4. Si los tiempos de establecimiento y retención no se satisfacen, la salida del flip-flop se irá a un estado estable, aunque impredecible. Sin embargo, en algunos casos la salida oscilará o se irá a un estado metaestable a mitad del camino entre 0 y I, como se muestra del segundo al último ciclo de reloj en la figura. Si el flip-flop tiende al estado metaestable, regresará a un estado estable por sí mismo después de un retardo probabilístico. También puede forzarse a un estado estable mediante la aplicación de otro flanco de reloj disparado con una entrada D que satisfaga los requerimientos del tiempo de establecimiento y de retención cómo se ilustra en la figura para el último cielo de reloj.




Imagen 4 - Comportamiento en el tiempo de un flip-flop D disparado flanco positivo

Registro

Un registro es un circuito digital compuesto por un grupo de celdas de memoria (típicamente flip-flops D) conectadas en paralelo y que comparten una misma señal de reloj. Su función principal es almacenar una palabra binaria completa (varios bits simultáneamente) para que esté disponible y estable durante las operaciones del sistema.

Circuito secuencial

Es un circuito digital cuyas salidas dependen no solo de los valores actuales de sus entradas, sino también de la secuencia histórica de entradas anteriores. A diferencia de un circuito

combinacional (donde la salida es instantánea), el circuito secuencial tiene "memoria". Físicamente, se construye combinando un bloque de lógica combinacional con elementos de memoria en un lazo de realimentación (feedback).

Circuito secuencial asincrónico

Es un tipo de circuito secuencial que no utiliza una señal de reloj global. Los cambios de estado ocurren inmediatamente en respuesta a cualquier cambio en las señales de entrada. Utilizan retardos de propagación naturales de las compuertas lógicas como elementos de memoria o cerrojos (latches). Son muy rápidos, pero extremadamente complejos de diseñar porque son susceptibles a "condiciones de carrera" y estados transitorios indeseados debido a que las señales no llegan a las compuertas exactamente al mismo tiempo.

Circuito secuencial sincrónico

Es un circuito secuencial donde todas las transiciones de estado están gobernadas y sincronizadas por una señal de reloj maestra (Clock). Los cambios en el circuito solo pueden ocurrir en instantes discretos y específicos, generalmente durante los flancos de subida o bajada del reloj. Utilizan flip-flops como elementos de memoria. Son mucho más predecibles, estables y fáciles de diseñar que los asincrónicos, ya que el reloj permite que todas las señales combinacionales se estabilicen antes de guardar un nuevo estado.

Máquinas de estado finito (FSM)

Es un modelo matemático y conceptual utilizado para diseñar circuitos lógicos secuenciales. Se basa en la idea de que un sistema digital solo puede estar en uno de un número finito (limitado) de "estados" en cualquier momento dado. El sistema transita de un estado a otro dependiendo del estado actual y de los valores de las señales de entrada.

Estructura general y tipos: La estructura general de una FSM consta de tres bloques: la lógica del estado siguiente (combinacional), el registro de estado (flip-flops para la memoria) y la lógica de salida (combinacional). Existen dos tipos clásicos:

Máquina de Moore: Las salidas dependen únicamente del estado actual en el que se encuentra la máquina. Son más seguras frente a ruidos en las entradas, pero suelen requerir más estados.




Imagen 5 - Estructura de máquina de estado sincrónica temporizada (máquina de Moore).

Máquina de Mealy: Las salidas dependen del estado actual y también de las entradas actuales. Suelen requerir menos estados, pero un cambio rápido en la entrada puede provocar un cambio inmediato en la salida antes del próximo pulso de reloj.




Imagen 6 - Estructura de máquina de estado sincrónica temporizada (máquina de Mealy).

Formas de representación:

Diagrama de transición de estados: Es una representación gráfica compuesta por círculos (burbujas) que representan los estados, y flechas direccionales que representan las transiciones, etiquetadas con las condiciones de entrada y salida.

Tabla de transición de estados: Es una representación tabular que lista todas las combinaciones posibles del estado actual y las entradas, indicando cuál será el estado siguiente y las salidas correspondientes.

Asignación de estados

Es el proceso de asignarle un código binario único (combinación de 0s y 1s) a cada estado conceptual de la máquina para que pueda ser almacenado en los flip-flops. Los métodos más comunes son:

Código Binario Natural: Usa la menor cantidad de flip-flops (ej. para 4 estados usa 2 bits: 00, 01, 10, 11).

Código Gray: Asigna los códigos de manera que al pasar de un estado al siguiente solo cambie un bit a la vez, minimizando transitorios falsos.

One-Hot: Utiliza un flip-flop para cada estado (ej. para 3 estados usa 3 bits: 001, 010, 100). Gasta más hardware, pero simplifica drásticamente la lógica combinacional y permite que el circuito funcione a mayor frecuencia.

Análisis de máquinas de estado con flip-flops D

Considere la definición formal de una máquina de estado que dimos con anterioridad:

Estado siguiente = F (estado actual, entrada)

Salida = G (estado actual, entrada)

Recordando nuestra noción de que "estado" incorpora todo lo que necesitamos acerca de la historia pasada del circuito. La primera ecuación nos dice que lo que necesitamos saber a continuación puede ser determinado a partir de lo que actualmente sabemos y de la entrada actual. La segunda ecuación nos dice que la salida actual puede ser determinada a partir de la misma información. El Objetivo del análisis de circuito secuencial es determinar las funciones de salida y estado siguiente de modo que pueda predecirse el comportamiento de un circuito. El análisis de una máquina de estado sincrónica temporizada tiene tres pasos básicos:

1. Determinar las funciones de estado siguiente y de salida F y G.
2. 2. Utilizar F y G para construir una tabla de estado/salida que especifique completamente el estado siguiente y la salida del circuito para toda posible combinación de estado actual y salida.
3. 3. (Opcional) Dibujar un diagrama de estado que presente la información de los pasos anteriores en forma gráfica.

Diseño de máquina de estado

Los pasos para el diseño de una máquina de estado sincrónica temporizada, comenzando a partir de una especificación o descripción en palabras, son justamente el inverso de los pasos de análisis que utilizarnos en la sección anterior:

1. Construir una tabla de estado/salida que corresponde a la especificación o descripción en palabras.
2. (Opcional) Minimizar el número de estados en la tabla de estado/salida.
3. Elegir un conjunto de variables de estado y asignar combinaciones de variables de estado a los estados nombrados.
4. Sustituir las combinaciones de variables de estado en la tabla de estado/salida para crear una tabla de transición/salida que muestre la siguiente combinación variable-estado deseada y salida para cada combinación de estado/entrada.
5. Elegir un tipo de flip-flop para la memoria de estado. En la mayoría de los casos, usted ya tendrá una selección en mente al principio del diseño, este paso es su última oportunidad de cambiar de idea.
6. Construir una tabla de excitación que muestre los valores de excitación requeridos para obtener el siguiente estado deseado para cada combinación de estado/entrada.
7. Obtener las ecuaciones de excitación a partir de la tabla de excitación.
8. Obtener las ecuaciones de salida a partir de la tabla de transición/salida.
9. Dibujar un diagrama lógico que muestre IOS elementos de almacenamiento de fiables de estado realizar las ecuaciones requeridas de excitación y salida_ (O realizar las ecuaciones directamente en un dispositivo de lógica programable.)

Contador Binario de 3 BIT

Un contador es un circuito lógico secuencial diseñado para recorrer una secuencia predefinida de estados en sincronía con una señal de reloj, cumpliendo un rol fundamental en la electrónica digital. Para modelar y estructurar el comportamiento de estos sistemas, se emplea el formalismo de las Máquinas de Estado Finito (FSM). Una FSM abstrae el hardware en un conjunto finito de estados, reglas de transición y salidas lógicas.

Para este diseño, se adopta el modelo de Moore, donde las salidas del sistema dependen única y exclusivamente del estado actual almacenado en los registros de memoria. El propósito de esta etapa es desarrollar un contador binario puro de 3 bits (con un rango de conteo de 0 a 7), dotado de una señal de reinicio (Reset) estrictamente sincrónica para garantizar la estabilidad frente a variaciones temporales de la entrada.

Materiales y Métodos

Para llevar a cabo la síntesis del circuito, se implementa una metodología estructurada basada en los procesos de diseño de una máquina de estado finito mediante estados y transiciones. Este flujo de trabajo consta de las siguientes etapas secuenciales:

1. Diagrama de Transición de Estados: Se formula un modelo gráfico representativo donde los nodos indican los estados lógicos del contador y las aristas determinan las transiciones condicionadas por la señal de control (Reset) ante cada flanco activo del reloj.
2. Tabla de Transición y Codificación: El comportamiento gráfico se tabula en una matriz de verdad combinacional. Se aplica una asignación de estados mediante codificación binaria natural estricta, vinculando cada estado abstracto a los niveles lógicos físicos de los biestables internos.
3. Determinación de la Lógica de Excitación: Se selecciona la arquitectura basada en Flip-Flops tipo D debido a su ecuación característica de transferencia directa (D = Q_siguiente), lo que permite deducir las entradas necesarias de los registros directamente desde la tabla de estado siguiente
4. Síntesis y Minimización Matemática: Se emplean Mapas de Karnaugh individuales para aislar cada variable de excitación y extraer las ecuaciones booleanas óptimas, priorizando la reducción de hardware a nivel de compuertas.
5. Implementación Esquemática: Las expresiones algebraicas minimizadas se traducen finalmente a un diagrama estructural lógico, conformando la red combinacional que gestiona el estado futuro y la topología de realimentación del sistema.

Resultados

Descripción Funcional del Sistema

El circuito diseñado consiste en un contador binario ascendente sincrónico de 3 bits, modelado conceptualmente como una Máquina de Estados Finitos (FSM) bajo la arquitectura de Moore. El sistema posee ocho estados discretos, codificados en binario natural y representados por las variables de estado actual Q2, Q1 y Q0

El sincronismo del sistema está regido por una señal de reloj global (Clock) activa por flanco de subida, mientras que el flujo de los estados está condicionado por una única entrada de control externa: el Reset sincrónico (R). La dinámica operativa obedece a las siguientes directrices lógicas:

- Bajo la condición de régimen nominal (R = 0), el sistema efectúa transiciones secuenciales incrementales, avanzando un dígito binario por cada flanco de reloj activo, y efectuando el desbordamiento desde el estado máximo hacia el estado inicial (111 → 000).
- Al afirmarse la señal de control (R = 1), el circuito interrumpe su secuencia de conteo y, en el siguiente flanco de reloj activo, fuerza una transición incondicional hacia el estado de reposo (000), sin importar el estado actual en el que se encontraba la máquina.

Diagrama de Transición de Estados

La semántica del circuito descrita anteriormente se formaliza visualmente mediante el siguiente grafo de estados. Los nodos (burbujas) representan el valor almacenado en los elementos de memoria, mientras que las aristas dirigidas (flechas) indican las trayectorias de transición de estado, etiquetadas con la condición booleana de la entrada R que habilita dicho salto temporal.




Imagen 7 - Diagrama de transición de estados

Tabla de Transición de Estados y Excitación

Para materializar la lógica secuencial descrita en el grafo, se procede a la asignación de estados utilizando codificación binaria natural. Dado que la implementación física se realizará empleando flip-flops tipo D sincrónicos por flanco de subida, las variables del estado siguiente requeridas coinciden directamente con las señales de excitación que deben aplicarse a las entradas de los biestables (D2, D1, D0).

El comportamiento exhaustivo del sistema se tabula a continuación. Cabe destacar que la condición de reinicio (R=1) posee prioridad absoluta, forzando las entradas de excitación a cero lógico independientemente de la combinación del estado actual

Tabla 1 - Transición de estados y excitación

RESET	Estado Actual (Q2, Q1, Q0)	Estado Siguiente (D2, D1, D0)
0	0 0 0	0 0 1
0	0 0 1	0 1 0
0	0 1 0	0 1 1
0	0 1 1	1 0 0
0	1 0 0	1 0 1
0	1 0 1	1 1 0
0	1 1 0	1 1 1
0	1 1 1	0 0 0
1	X X X	0 0 0

Análisis de la Lógica de Salida

Al tratarse de una topología de contador binario puro, la máquina obedece a un modelo de Moore donde las variables de salida del circuito hacia el exterior son estrictamente idénticas a las variables de estado interno almacenadas en el registro (estado actual). En consecuencia, la función lógica de salida es la identidad matemática (Salida = Q).

A nivel de síntesis de hardware, esto dictamina que no se requiere la implementación de una red combinacional adicional para decodificar los estados. Bastará con enrutar físicamente las señales de manera directa desde los terminales Q de los tres flip-flops hacia los puertos de salida del sistema.

Síntesis Lógica mediante Mapas de Karnaugh

Para determinar la red combinacional mínima requerida en las entradas de excitación de los flip-flops, se extraen de manera independiente las funciones lógicas D2, D1 y D0 desde la tabla de transición hacia tres Mapas de Karnaugh de cuatro variables (Q2, Q1, Q0 y R).

A continuación, se presentan los diagramas de minimización y sus respectivos agrupamientos óptimos para cada bit:




Imagen 8 - Mapas de Karnaugh para la lógica de estado siguiente

Ecuaciones Booleanas Resultantes

El proceso de síntesis espacial sobre los mapas de Karnaugh arroja las siguientes expresiones algebraicas en formato de Suma de Productos, las cuales definen la red de excitación del registro:

$$D0 = \bar{R}.\overline{Q0}$$

$$D1 = \bar{R}.\overline{Q1}.Q0 + \bar{R}.Q1.\overline{Q0}$$

$$D2 = \bar{R}.Q2.\overline{Q1} + \bar{R}.Q2.\overline{Q0} + \bar{R}.\overline{Q2}.Q1.Q0$$

Esquemático del Circuito Final

Finalmente, la materialización del hardware se plasma en el siguiente diagrama esquemático. El sistema se estructura en tres bloques funcionales: la lógica de estado siguiente implementada con compuertas lógicas universales, el registro de memoria conformado por tres Flip-Flops tipo

D sincrónicos regidos por la misma señal de reloj, y las terminales de salida que extraen el estado actual del sistema.




Imagen 9 - Diagrama esquemático de un contador de 3 bit con reset sincrónico

A continuación, en la imagen 10, se presenta el diagrama de tiempo resultante de la simulación funcional del banco de pruebas, donde se evalúa la respuesta del hardware inferido ante distintas señales de estímulo.




Imagen 10 - Diagrama de tiempo para contador de 3 bit

Como se observa en el diagrama, la señal de reset forzó exitosamente el estado inicial a 0. Al desactivarse, y en ausencia de otras señales de control, el circuito comenzó a transitar de manera continua y sincrónica por los estados ascendentes en cada flanco de subida del reloj.

Conclusión

La implementación del contador sincrónico de 3 bits mediante una Máquina de Estados Finitos demostró ser una metodología altamente intuitiva para describir circuitos orientados al control. Este enfoque ofrece la ventaja de permitir un dominio riguroso sobre las transiciones individuales del sistema, resultando ideal para modelar secuencias arbitrarias o no lineales y garantizando que el circuito nunca ingrese a estados no deseados. Sin embargo, su principal limitación radica en la falta de escalabilidad matemática. Describir este contador requirió definir el comportamiento exacto para cada uno de sus estados posibles, lo que volvería inviable el diseño de arquitecturas de mayor tamaño debido a la extensa cantidad de código necesario. Por este motivo, la arquitectura FSM resulta ser el estándar óptimo cuando las decisiones lógicas predominan sobre las operaciones aritméticas, destacándose en el diseño de unidades de control, protocolos de comunicación o sistemas de menús.

Contador binario de 4 BIT con Reset, Carga y Habilitación

A diferencia del diseño a nivel de compuertas lógicas, la técnica de Datapath (Ruta de Datos) aborda la síntesis de circuitos secuenciales complejos mediante un enfoque modular de alto nivel. Este método separa estrictamente el sistema en dos bloques fundamentales: la unidad operativa (encargada de procesar los datos matemáticamente mediante sumadores y registros) y la lógica de control (encargada de enrutar la información mediante multiplexores). Esta arquitectura permite escalar el diseño a múltiples bits (como un contador de 4 bits) sin incrementar exponencialmente la complejidad de las ecuaciones lógicas.

Materiales y Métodos

El proceso de síntesis mediante la técnica de Datapath para el contador de 4 bits se estructuró en las siguientes etapas:

- Selección de Bloques Operativos: Se instanció un registro de 4 bits como elemento de memoria principal y un sumador con propagación de acarreo (Ripple Carry Adder) configurado para sumar una constante de 1 al estado actual.

- Jerarquía de Control: Se estableció un orden de prioridad estricto para las señales de control sincrónicas. El Reset posee la máxima jerarquía, seguido por la señal de Carga (Load) y, finalmente, la Habilitación (Enable).
- Enrutamiento (Multiplexación): Se implementó una cascada de multiplexores de 2 a 1 para gobernar el flujo de datos hacia el registro. Cada multiplexor obedece a una señal de control, seleccionando entre el valor forzado (0000 para Reset, datos externos para Load), el incremento operativo (estado + 1) o la retención del estado actual.

Resultados

La materialización de la ruta de datos arroja un sistema modular compuesto por un registro de 4 bits, tres multiplexores 2:1 en cascada y un sumador de 4 bits. La lógica de enrutamiento asegura que, ante un flanco de reloj, el sistema evalúe primero la condición de Reset para inyectar un bus nulo (0000); si es inactiva, evalúa la Carga para inyectar el bus externo *Din;* y, por último, la Habilitación para conmutar entre la realimentación directa o la salida del bloque sumador.

Para cumplir con la matemática del incremento progresivo, el sumador RCA se configuró internamente instanciando cuatro Sumadores Completos (Full Adders) en cascada. La entrada "A" de cada bloque se conectó al bus de realimentación Q, la entrada B se fijó a masa (0000), y se forzó un 1 lógico en el pin de entrada de datos del primer bloque sumador, logrando la operación matemática Q + 1.




Imagen 11 - Diagrama del contador de 4 bit mediante el método de Datapath




Imagen 12 - Diagrama interno del bloque sumador compuesto por sumadores completos

continuación, en la imagen 13, se presenta el diagrama de tiempo resultante de la simulación funcional, donde se evalúa la respuesta del hardware inferido ante distintas señales de estímulo.




Imagen 13 - Diagrama de tiempo contador de 4bit

El gráfico evidencia el correcto funcionamiento de la jerarquía de hardware diseñada. Se comprueba que el Reset posee la máxima prioridad, manteniendo la salida en 0. Seguidamente, se observa la carga sincrónica del valor 5 mediante la señal Load, para luego dar paso a la habilitación (Enable), permitiendo que el sumador incremente la cuenta de manera progresiva

Conclusión

El diseño del contador de 4 bits bajo la arquitectura Datapath evidenció un paradigma modular orientado al procesamiento numérico, separando claramente la memoria de la lógica combinacional. Su mayor fortaleza es la escalabilidad y el uso eficiente de los recursos. Al apoyarse en la inferencia de operaciones matemáticas directas, ampliar la capacidad del contador requiere únicamente modificar el tamaño del vector de señales, sin alterar la lógica central del funcionamiento. Además, la utilización de asignaciones concurrentes facilita la estructuración jerárquica de prioridades de control de forma directa. Si bien este método puede resultar innecesariamente complejo para sistemas que solo conmutan estados de control irregular, es la herramienta indispensable para el desarrollo de sistemas que manipulan datos, tales como temporizadores, divisores de frecuencia y Unidades Aritmético Lógicas .

Referencias

- John F. Wakerly. (2005). Digital Design: Principles and Practices.
- Sarah L. Harris y David Harris. (2019). Digital Design and Computer Architecture, RISC-V Edition.
-